# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-118578

(43) Date of publication of application: 29.05.1987

(51)Int.CI.

H01L 29/78 H01L 21/265

(21)Application number : 60-259083

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

18.11.1985


(72)Inventor: OKUMURA YOSHIKI

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To suppress a short channel effect, to suppress the increase in sheet resistance in source and drain diffused regions and to prevent the decrease in current driving capability of an MOSFET, by coating a semiconductor substrate only in the vicinity of a gate electrode with a thin insulating film, and implanting ions.

CONSTITUTION: On a semiconductor substrate 1, a gate insulating film 2 and a gate electrode 3 are formed. On the semiconductor substrate 1 including the gate electrode 3, a thin first insulating film 4 is formed. A thick second insulating film 5 is formed on the first insulating film 4. Then the first and second insulating films 4 and 5 undergo anisotropic etching, and a side wall is formed on the gate electrode 3. Then, a part of the second insulating film 5 forming the side wall is removed. With the first insulating film 4 and the gate electrode 3 as masks, ions are implanted, and an ion implanted region 6 is formed. As



said first insulating film 4, e.g., an oxide film is used. As the second insulating film 5, e.g., a nitride film is used. Thus, a shallow junction part and a deep junction part can be formed. A short channel effect and the decrease in current driving capability of the MOSFET due to the increase in sheet resistance of the source and the drain can be suppressed at the same time.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

2/2 ~ >

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

Japanese Unexamined Patent Application Publication No. 62-118578

The process will now be described. First, as shown in Fig. 1(a), a gate oxide film 2 and a polysilicon gate electrode 3 are sequentially formed on a semiconductor substrate 1. Next, as shown in Fig. 1(b), an oxide film 4 is vapor-deposited over the entire surface of the semiconductor substrate 1. A thick nitride film 5 is then vapordeposited over the entire surface of the oxide film 4. The nitride film 5 and the oxide film 4 are simultaneously isotropically etched with reactive ions (RIE) so as to form side walls composed of the nitride film 5 and the oxide film 4, as shown in Fig. 1(c). Subsequently, as shown in Fig. 1(d), the nitride film 5 in the side walls is removed so that only part of the semiconductor substrate 1 near the polysilicon gate electrode 3 is covered with the oxide film 4. Then, as shown in Fig. 1(e), ions of a conductivity type opposite to that of the semiconductor substrate 1 are injected using the polysilicon gate electrode 3 as a mask, and the injected ions are thermally diffused by conventional high-temperature annealing so as to form source/drain diffusion regions 6 comprising shallow junctions 6a and deep junctions 6b.

(9) 日本国特許庁(JP)

⑪特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭62 - 118578

@Int\_Cl.4

ì

識別記号

庁内整理番号

❸公開 昭和62年(1987)5月29日

H 01 L 29/78 21/265

8422-5F 7738-5F

審査請求 未請求 発明の数 1 (全4頁)

40発明の名称

半導体装置の製造方法

②特 関 昭60-259083

②出 願 昭60(1985)11月18日

70 発明者 奥村

喜 紀

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

⑩出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 增雄

外2名

明 職 看

1. 発明の名称

半期体装置の製造方法

- 2. 特許請求の範囲
- (I) MOSPBTでなる半導体装置の製造方法において、半導体基板上にゲート軸縁膜およびゲート電極を形成する工程と、上配ゲート電極を含む上配半導体基板上に関い第1の抽縁膜を形成する工程と、上配第1の抽縁膜上に厚い第2の抽縁膜を形成する工程と、上配第1 および第2の抽線を形成する工程と、上配第1 および第2 の絶縁を形成する工程と、上配第1 の抽縁膜およびゲート電極をマスクとしてイオン注入することを特徴とする半導体装置の製造方法。

23 上紀第1の始縁膜として酸化膜を用いることを特徴とする特許請求の範囲第1項記載の半導体装置の製造方法。

② 上記第2の追縁膜として窒化膜を用いるこ

とを特徴とする特許請求の範別第1項記載の半導 体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、MOSFBT製造プロセスにおいてゲート電極形成後にソース・ドレイン領域に投い接合部を形成するための半原体装置の製造方法に関するものである。

(従来の技術)

第2 図(4)。 向は従来の半導体装置の製造方法の 順次の工程を示す断開図である。図において、(1) は半導体基板、(2) は半導体基板(1)上に形成された ゲート酸化膜、(3) はゲート酸化膜(2)上に形成された たポリシリコンケート電極、(4) はポリシリコンゲート電極(3) モマスクとしてイオン柱人され低温熱 処理後に形成された半導体基板(1) と反対の電界型 のソース・ドレイン鉱散調域である。ソース・ド レイン鉱散領域(3) は、半導体基板(1)との間で扱い 接合郎(4s) を形成している。

半導体装置の集積化に作いMOSPRTのチャ

ネル長が知くなるに従って、半異体器板と反対の 電導型イオンを注入した後に高温熱処理によって ソース・ドレイン拡散領域を形成すると、高温熱 処理のために注入イオンが熱拡散され過ぎてしま い、深い接合部が形成されてしまう。そのため、 ゲート電極の下側への後介部の侵入が署しくなり、 異効的なチャネル長が短くなってしまい値程圧の 低下やパンチスールによるソース・ドレイン間の 耐圧低下などの知チャネル効果を開発にする。

そこで、低温熱処理により社入イオンの熱飲散 を抑制すれば、扱い接合部(4a)を打するソース・ ドレイン拡散領域(のが形成され、ゲート電極のの 下側への接合部(4a)の侵入も抑制されて、上流し たような短チャネル効果も抑制することができる。

次に工程について説明する。まず、第2図(4)に示すように、半導体活版(1)上にゲート酸化酸(2)とポリシリコンゲート電板(3)とを形成する。次に、第2図(4)に示すように、半導体結板(1)と反対の電標型イオンをゲート電極間をマスクとして注入し、低級熱処理により注入イオンを熱眩散させて続い

3

### (作用)

この発明におけるゲート電極近傍の半導体基板 だけを覆う第1の絶縁膜は、半導体基板へのイオ ン注人の障害例となってゲート電極をマスクとし て注入される半導体基板と反対の電源型イオンが 半導体基板に注入されるときにその平均注入深さ を換くさせる。

### (実施例)

以下、この発明の一実施例を図について説明する。第1図(四~(4)において、(1)は半導体基板、(2)は半導体基板(1)上に形成されたゲート酸化膜、(3)はゲート酸化膜(2)上に形成されたポリシリコンゲ

接合郎(4a)を打するソース・ドレイン拡散領域(4)を形成する。

(発明が解次しようとする問題点)

従来の半導体装置の製造方法は以上のように構成されているので、強い接合部(4a)のためにソース・ドレイン拡散組成(4)のシート抵抗が増大し、MOSPETの電流駆動能力を低下させるという問題点があった。

この発明は上記のような問題点を解消するためになされたもので、しきい値電圧の低下やパンチスルーによるソース・ドレイン間の耐圧低下などの類チャネル効果を抑制できるとともに、ソース・ドレイン拡散値域のシート抵抗の増大を抑制してMOSFRTの電流駆動能力の低下を防止することができる半導体装置の製造方法を得ることを目的とする。

(問題点を解決するための手段)

この発明に係る半導体装置の製造方法は、ポリシリコンゲート電極形成後に半導体基級の全間に 薄い第1の絶縁膜を護者し、さらにこの第1の絶

4

ート電極、(4)はポリシリコンゲート電極(3)の上面を含む半導体基板(1)の全面に薄く蒸着された酸化
酸、(6)は酸化酸(4)の全面に蒸着された窒化酸、(6)はゲート電極(3)をマスクとしてイオン注入され高温熱処理後に形成された半導体基板(1)と反対の電 導型のソース・ドレイン拡散観域、(6a)はソース・ドレイン拡散領域(6)の優い接合部、(6b)はソース・ドレイン拡散領域(6)のアの接合部である。

次に作用について説明する。ポリシリコンゲート電極(3)の近傍の半導体基板(1)だけを限っている酸化酸(4)は、半導体基板(1)に住入されるイオンの酸害物となる。したかって、ポリシリコンゲート電極(3)の近傍の酸化性及対の電導型イオンが半導体基板(4)に住入されるとき、ポリシリコンゲート電極(3)の近傍の酸化酸くなる。このため、イオン社入後の熱処理によっている。このため、イオンは入後の熱処理によっていて、ボレイン拡散が減(4)を形成で高温で熱処理する必要はなく、健保適の近傍

の敵化限(4)の下のソース・ドレイン拡散領域(4)は 浅い接合部(6a)を生じる。このため、ポリシリコ ンゲート電極間の下側への接合部(6a)の侵入は知 く、短チャネル効果が抑制されることになる。一 方、ポリシリコンゲート電極間の近勝以外の酸化 酸(4)が存在しない領域でのソース・ドレイン拡散 領域(6)は高進無処理により従来適りの深い接合部 (6h)を形成し、ソース・ドレイン間でのシート抵 抗の増大を抑制してM()S P E T の能複馴動能力 の低下を助止する。

このように、ソース・ドレイン拡散領域(0)を後い接合部(6a)と深い接合部(6b)を生じるように形成することにより、射チャネル効果とソース・ドレイン間のシート抵抗の増大によるMOSFETの電波駆動能力の低下とを同時に即嗣することができる。

一次に工程について説明する。まず、第1図(4)に 示すように、半導体基板(1)上にゲート酸化酸(3)と ポリシリコンゲート電極(3)とを順次形成する。次 に、第1図(3)に示すように、半導体基板(1)の全面

7

以上のように、この発明によれば、半導体基板を関う第1の絶縁膜をゲート電極の近傍だけに疑しておくように構成したので、ただ1回のイオンは入だけでしかも従来通りの高温熱処理によって、ソース・ドレイン拡散領域を強い接合部と深い接合即とを生じるように形成することができ、短チャネル効果とソース・ドレイン間のシート抵抗増大に起因するMOSPBTの電流驅動能力の低下とを飼時に抑制することができる効果がある。

### 4. 図面の簡単な説明

第1図(の~のは本発明の一実施例による半導体 装置の製造力法を示す順次の工程版面図、第2図 (の)、回は従来の半導体装置の製造方法を示す順次 の工程新面図である。

(1) は半導体基板、(2) はゲート酸化膜、(3) はポリシリコンゲート電極、(4) は酸化酸(第1の簡緑膜)、(5) は20 化膜(第2の絶縁膜)、(6) はソース・ドレイン拡散領線、(6a) は没い接合部、(6b) は深い接合部である。

なお、関中、同一符牙は同一または相当部分を

に得い酸化酸(4)を蒸落し、さらにこの酸化酸(4)上に厚い酸化酸(6)を全面にわたって悪者する。この後、RIBによって窒化酸(5)と酸化酸(4)とを同時に異方性エッチングすることによって、第1図(6)に示すように、銀化酸(6)と酸化酸(4)とで個壁を形成する。そして、第1図(6)に示すように、側壁を放する。そして、第1図(6)に示すように、側壁を放けるようにする。続いて、第1図(6)に示すように、ポリシリコンゲート電極(3)をマスクとして半導体を扱い)と反対の電導型イオンを独立し、従来通りの高温熱処理によって注入イオンを熱拡散させて、扱い接合郎(6a)と深い接合郎(6b)とを有するソース・ドレインは散韻域(6)を形成する。

1 494 7514

なお、上配実施例では第1の絶縁酸として酸化 酸を、第2の絶縁酸として食化酸を用いた半導体 装置の製造方法を示したが、逆に、第1の絶縁膜 として変化版を、第2の絶縁酸として酸化膜を用 いることもでき、渦線の効果を炎する。


(発明の効果)

. 8

承女。

代理人 大岩塘 雄

### 第 1 図



进 数 (自 発) 4 U/FAI

神許庁長官殿

特範的6 0 - 2 5 9 0 8 3 号

2. 発明の名称

1.事件の表示

半導体装置の製造方法

3. 補正をする岩

事件との関係 特許出願人

住 所 名 称 東京都千代団区丸の内二丁目2番3号

(601) 三菱阳像株式会社 代表者 忠 敏 守 靚

4. 代 理 人

住 所

東京都千代田区丸の内...7 日 2 番 3 号

三菱堆機株式会社内

贬 名 (7375) 弁理士 大 岩 増 雄

(連格先03(213)3421特許部)



5. 補正の対象

明細帯の発明の詳細な説明の間

6、補正の内容

明細書第7賢第8行、第13~14行および第 9頁館7行に「ソース・ドレイン間」とあるのを、 「ソース・ドレイン」と訂正する。

以上